GPS天線收發(fā)機的測試方案

圖6-10展示了FM-UWB收發(fā)機的無線數(shù)據(jù)傳輸測試平臺。兩個相同的測試小板上集成有收發(fā)機芯片，分別用作發(fā)射站和接收站，并使用蝶形天線進行無線通信。測試母板為收發(fā)機芯片提供多路電源、偏置電流、偏置電壓以及復(fù)位信號，母板上的單片機通過三端口對收發(fā)機芯片進行多種

控制字配置?；谟嫈?shù)判決的數(shù)字FSK解調(diào)和位誤碼率算法由片外FPGA（現(xiàn)場可編輯門陣列）實現(xiàn)。借助安捷倫（agilent）公司的晶振發(fā)生器提供參考時鐘源；用 Agilent的HP8563EC頻譜分析儀和泰克（Tektronix）公司的四通道示波器，觀察收發(fā)機關(guān)鍵節(jié)點處的信號頻譜及波形。

gps天線收發(fā)機的測試方案

圖6-11給出了收發(fā)機BER的簡單測試方案。發(fā)射端芯片內(nèi)部集成的PRBS（偽隨機數(shù)比特源）提供的0/1數(shù)據(jù)，一路通過收發(fā)機系統(tǒng)進行雙頻率調(diào)制、無線傳輸、射頻FM解調(diào)后送往FPGA并進行數(shù)字FSK解調(diào)，稱為通路I；另一路直接送往FPGA并進行延遲（2bit數(shù)據(jù)周期，即通路I的傳輸時間）處理，稱為通路Ⅱl。通路IⅠ和Ⅱ的數(shù)據(jù)D1與D2直接在FPGA中進行異或，得到使能信號en；當(dāng)D1=D2時，en=0，否則en=1。

在數(shù)據(jù)率DR的控制下，在給定的計數(shù)時間（如10°比特周期）內(nèi)，計數(shù)器Ⅱ自動加1計數(shù)，當(dāng)計數(shù)周期結(jié)束時，得到計數(shù)值n；而計數(shù)器I只有在en為高電平時才自動加1計數(shù)，當(dāng)計數(shù)周期結(jié)束時于，得到計數(shù)值m。后續(xù)的數(shù)字除法器，實現(xiàn)m除n功能，其輸出即為BER。